Attorney Docket No.: 2102475-992050

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Hironobu FUKUI

Serial No.

Not yet assigned

Group Art Unit:

Not yet assigned

Filed:

March 26, 2004

Examiner:

Not yet assigned

Title:

METAL OXIDE SEMICONDUCTOR (MOS) TYPE SEMICONDUCTOR

DEVICE AND MANUFACTURING METHOD THEREOF

EXPRESS MAIL NUMBER: _EV 302280482 US

DATE OF DEPOSIT: March 26, 2004

I hereby certify that this paper is being deposited with the United States Postal Service "EXPRESS MAIL Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to: Mail Stop Patent Application, Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119 AND THE INTERNATIONAL CONVENTION

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NO.

MONTH/DAY/YEAR

Japan

2003-399895

November 28, 2003

Attorney Docket No.: 2102475-992050

The certified copy of the corresponding Convention Application is enclosed.

Respectfully submitted,

GRAY CARY WARE & FREIDENRICH LLP

Dated: March 26, 2004

By EDWARD B. WELLER

Reg. No. 37,468

Attorney for Applicant

GRAY CARY WARE & FREIDENRICH

2000 University Avenue Palo Alto, CA 94303-2248 Telephone: (650) 833-2436 Facsimile: (650) 833-2001

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年11月28日

出 願 番 号 Application Number:

特願2003-399895

[ST. 10/C]:

[JP2003-399895]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 7日





【書類名】 特許願 【整理番号】 A000304472 平成15年11月28日 【提出日】 【あて先】 特許庁長官 殿 【国際特許分類】 H01L 27/11 【発明者】 【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所 内 【氏名】 福井 大伸 【特許出願人】 【識別番号】 000003078 【氏名又は名称】 株式会社 東芝 【代理人】 【識別番号】 100058479 【弁理士】 【氏名又は名称】 鈴江 武彦 【電話番号】 03-3502-3181 【選任した代理人】 【識別番号】 100091351 【弁理士】 【氏名又は名称】 河野 哲 【選任した代理人】 【識別番号】 100088683 【弁理士】 【氏名又は名称】 中村 誠 【選任した代理人】 【識別番号】 100108855 【弁理士】 【氏名又は名称】 蔵田 昌俊 【選任した代理人】 【識別番号】 100084618 【弁理士】 【氏名又は名称】 村松 貞男 【選任した代理人】 【識別番号】 100092196 【弁理士】 【氏名又は名称】 橋本 良郎 【手数料の表示】 【予納台帳番号】 011567 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1

【物件名】

要約書 1

【書類名】特許請求の範囲

【請求項1】

MOS (Metal Oxide Semiconductor)型トランジスタ構造を有する半導体装置であって、

前記MOS型トランジスタ構造における拡散層領域のうち、電源やグラウンドに接続されていない拡散層領域の少なくとも一部に対し、その直下のウェル領域が、他のウェル領域よりも高濃度化されていることを特徴とするMOS型半導体装置。

【請求項2】

MOS (Metal Oxide Semiconductor)型トランジスタ構造を有する半導体装置であって、

前記MOS型トランジスタ構造における拡散層領域のうち、電源やグラウンドに接続されていない拡散層領域の少なくとも一部に対し、その直下のウェル領域がトリプルウェル構造とされていることを特徴とするMOS型半導体装置。

【請求項3】

前記電源やグラウンドに接続されていない拡散層領域の少なくとも一部が、ソフトエラーに脆弱であると予想される部位であることを特徴とする請求項1または2に記載のMOS型半導体装置。

【請求項4】

前記MOS型トランジスタ構造を有する半導体装置は、少なくともn型MOSトランジスタを含み、

前記電源やグラウンドに接続されていない拡散層領域の少なくとも一部が、前記n型MOSトランジスタのドレインであることを特徴とする請求項1または2に記載のMOS型半導体装置。

【請求項5】

前記MOS型トランジスタ構造を有する半導体装置は、n型MOSトランジスタおよびp型MOSトランジスタを含み、

前記電源やグラウンドに接続されていない拡散層領域の少なくとも一部が、前記n型MOSトランジスタのドレイン、および、前記p型MOSトランジスタのドレインであることを特徴とする請求項1または2に記載のMOS型半導体装置。

【書類名】明細書

【発明の名称】MOS (Metal Oxide Semiconductor) 型半導体装置

【技術分野】

[0001]

本発明は、MOS型半導体装置に関するもので、特に、CMOS (Complementary MOS)型電界効果トランジスタに関する。

【背景技術】

[0002]

従来、CMOS型電界効果トランジスタをメモリセルに利用した装置として、SRAM (Static Random Access memory)が知られている。CMO S型電界効果トランジスタをSRAMのメモリセルに適用した場合、ソフトエラー耐性が問題となる(たとえば、特許文献1参照)。

[0003]

通常、ソフトエラーの発生頻度(SER:ソフトエラーレート)は、電界効果トランジスタのスケーリングが進むにしたがって増加する。特に、テクノロジーノードが90nm以降の世代において、SERの増加は深刻な問題となっている。

【特許文献1】特開平6-310683号

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 0\ 4]$

上記したように、CMOS型電界効果トランジスタをメモリセルに利用したSRAMにおいては、ソフトエラー耐性が問題の1つとなっている。今後、電界効果トランジスタのスケーリングが進むにつれて、SERはますます増加することが予想される。そのため、有効な対策が望まれていた。

[0005]

しかしながら、回路の性能を劣化させたり、チップの面積を増大させたりすることなく、SERを低減できるようにするのは極めて困難であった。

[0006]

この発明は、回路性能の劣化やチップ面積の増大を必要最低限に抑えつつ、ソフトエラーの発生頻度を低減させることが可能なMOS型半導体装置を提供することを目的としている。

【課題を解決するための手段】

[0007]

本願発明の一態様によれば、MOS(Metal Oxide Semiconductor)型トランジスタ構造を有する半導体装置であって、前記MOS型トランジスタ構造における拡散層領域のうち、電源やグラウンドに接続されていない拡散層領域の少なくとも一部に対し、その直下のウェル領域が、他のウェル領域よりも高濃度化されていることを特徴とするMOS型半導体装置が提供される。

[0008]

また、本願発明の一態様によれば、MOS(Metal Oxide Semiconductor)型トランジスタ構造を有する半導体装置であって、前記MOS型トランジスタ構造における拡散層領域のうち、電源やグラウンドに接続されていない拡散層領域の少なくとも一部に対し、その直下のウェル領域がトリプルウェル構造とされていることを特徴とするMOS型半導体装置が提供される。

[0009]

上記の構成とした場合、ソフトエラーを引き起こし易い部位に対し、集中的にソフトエラー対策を講じることが可能となる。これにより、回路の性能を大きく劣化させたり、チップの面積を大幅に増大させたりすることなしに、ソフトエラー耐性を改善できるようになるものである。

【発明の効果】

[0010]

この発明によれば、回路の性能を大きく劣化させたり、チップの面積を大幅に増大させたりすることなしに、ソフトエラー耐性を改善できるようになる結果、回路性能の劣化やチップ面積の増大を必要最低限に抑えつつ、ソフトエラーの発生頻度を低減させることが可能なMOS型半導体装置を提供できる。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 1]$

以下、本発明の実施の形態について図面を参照して説明する。

[0012]

[第1の実施形態]

図1は、この発明の第1の実施形態にしたがった、SRAMのメモリセル(以下、SRAMセル)の基本構成を示すものである。ここでは、負荷容量を大きくすることによって、ソフトエラーに対する回路の安定性の改善を図るようにした場合について説明する。また、テクノロジーノードが90nm世代の、セルサイズが 1.26μ m× 0.92μ mのSRAMを例に説明する。

$[0\ 0\ 1\ 3]$

図1に示すように、p型半導体基板(p-基板)11の表面部には、p型ウェル領域(p-well)12およびn型ウェル領域(n-well)13が隣接して設けられている。上記p型ウェル領域12内には、n型MOSトランジスタ21a,21bが形成されている。上記n型MOSトランジスタ21a,21bは、ともに、n⁺型不純物拡散層からなるドレイン領域22a,22bおよびソース領域23を有して形成されている。上記ソース領域23は、上記n型MOSトランジスタ21a,21bによって共有されている

[0014]

一方、上記 n型ウェル領域 1 3内には、p型MOSトランジスタ31 a, 3 1 bが形成されている。上記p型MOSトランジスタ31 a, 3 1 bは、ともに、p型不純物拡散層からなるドレイン領域32 a, 32 bおよびソース領域33を有して形成されている。上記ソース領域33は、上記p型MOSトランジスタ31 a, 31 bによって共有されている。そして、上記n型MOSトランジスタ21 aおよび上記p型MOSトランジスタ31 aには共通のゲート電極(SRAMセルの第1ゲート)41 aが、また、上記n型MOSトランジスタ21 bおよび上記p型MOSトランジスタ31 bには共通のゲート電極(SRAMセルの第2ゲート)41 bが、それぞれ設けられている。

[0015]

なお、実際のSRAMセルには、ノード(node)Aと上記ドレイン領域32aとの間、ノードBと上記ドレイン領域32bとの間、上記ドレイン領域22aと上記ドレイン領域32aとの間、および、上記ドレイン領域22bと上記ドレイン領域32bとの間を、それぞれ接続する配線(いずれも図示していない)が設けられている。これにより、上記n型MOSトランジスタ31a,31bを用いてなる、フリップフロップ回路(後述する)が形成されている。

[0016]

また、上記ソース領域23は電源(Vdd)に、上記ソース領域33はグラウンド(Vss)に、それぞれ接続されている。さらに、上記p型MOSトランジスタ31a,31bの各ドレイン領域32a,32b上には、絶縁膜(図示していない)を介して、共通のゲート電極(SRAMセルの第3ゲート)41cが設けられている。そして、上記n型MOSトランジスタ21a,21bおよび上記p型MOSトランジスタ31a,31bの形成位置を除く、上記p型半導体基板11の表面部は、素子分離用の絶縁膜15によって覆われている。

[0017]

さらに、本実施形態においては、たとえば、上記ドレイン領域22a, 22b, 32a

32bの接合容量を増加させるために、直下のウェル濃度が他の部位に比べて高いもの となっている。すなわち、上記ドレイン領域22aの直下のウェル領域(高濃度ウェル領 域)12aの不純物濃度、および、上記ドレイン領域22bの直下のウェル領域(高濃度 ウェル領域) 12 bの不純物濃度が、それぞれ、上記 p型ウェル領域 12 の濃度よりも高 くされている。また、上記ドレイン領域32aの少なくとも一部に対応する、その直下の ウェル領域(高濃度ウェル領域)13aの不純物濃度、および、上記ドレイン領域32b の少なくとも一部に対応する、その直下のウェル領域(高濃度ウェル領域)13bの不純 物濃度が、それぞれ、上記n型ウェル領域13の濃度よりも高くされている。

$[0\ 0\ 1\ 8]$

上記高濃度ウェル領域12a,12bの形成は、たとえば、上記p型ウェル領域12を 形成する際の通常のイオン注入に加え、追加のイオン注入を選択的に行うことにより実現 される。同様に、上記高濃度ウェル領域13a,13bの形成は、たとえば、上記n型ウ ェル領域13を形成する際の通常のイオン注入に加え、追加のイオン注入を選択的に行う ことにより実現される。

[0019]

図2は、上記した構成のSRAMセルにおける不純物プロファイルを示すものである。 なお、同図(a)は上記ソース領域23,33の不純物プロファイルを、同図(b)は上 記ドレイン領域22a,22b,32a,32bの不純物プロファイルを、それぞれ示し ている。また、同図(a)、(b)において、51は拡散層(23、33)のプロファイ ルであり、52は拡散層 (22a, 22b, 32a, 32b) のプロファイルであり、5 $3 \text{ dip}_{\pm} \text{ u} (12, 13) \text{ o}_{\pm}^{2} \text{ u}_{\pm}^{2} \text{ u}_{\pm}^{2}$ a, 13b) のプロファイルである。

[0020]

本実施形態の場合、たとえば同図(b)に示すように、拡散層(22a,22b,32 a, 32b) 52とウェル(12a, 12b, 13a, 13b) 54との接合界面におけ る不純物濃度が、 $5 \times 10^{18} \sim 10^{19} / cm^3$ 程度となるように制御される(ちなみに、 拡散層(23、33)51とウェル(12、13)53との接合界面における不純物濃度 は約 10^{18} $/cm^3$ である)。こうすることにより、接合容量が約2倍に上昇する。接合 容量の増加は、負荷容量の増加と等価である。したがって、ソフトエラー耐性の改善を図 ることができる。その結果、宇宙線照射に対する回路動作は従来のSRAMセルに比べて 安定する。

[0021]

ところで、負荷容量の増加は、通常、回路の応答速度を低下させる。本実施形態におい ては、ソフトエラーを起こし易い箇所、つまり、ソフトエラーに対して脆弱な部位の負荷 容量だけを集中的に大きくするようにしている。これにより、応答速度の劣化は必要最低 限に抑えることができる。

[0022]

ここで、図3,図4を参照して、SRAMセルのどの部位に宇宙線が照射された場合に 最もソフトエラーを起こし易いかについて説明する。なお、図3(a)は宇宙線を照射し た部位(ノード)を、図3(b)は図3(a)のトランジスタ領域14に対応する箇所の 等価回路を、それぞれ示している。また、図4(a)は、宇宙線が照射された際の、ノー ドA (VoutL) における電圧の時間変化を、図4 (b) は、宇宙線が照射された際の、ノ ードB (VoutR) における電圧の時間変化を、それぞれ、宇宙線の照射部位(ノード(1)~ノード(6))ごとに示したものである。また、図4(a),(b)は、フリップフ ロップ回路の初期状態がVoutL=ハイレベル(High Level)、VoutR=ロウレ ベル(Row Level)のときの結果である。

[0023]

図4(a),(b)より明らかなように、この構成のSRAMセルにおいては、たとえ ば図3(a)に示すように、ノード(1)およびノード(6)に宇宙線が照射された場合 に最もセルの状態が反転し易いことがわかった。また、このSRAMセルは、回路構成が

[0024]

そこで、第1の実施形態においては、上述したように、ノード(1), (3), (4), (6)に対応するドレイン領域22a, 22b, 32a, 32bの、それぞれの直下の少なくとも一部のウェル領域12a, 12b, 13a, 13bを高濃度化することによって、ソフトエラー耐性の改善を図った。

[0025]

上記した第1の実施形態の場合、ソフトエラーの発生頻度(SER)を最も低減したい場合に好適である。ところが、製品によっては、SERの低減よりも回路性能を重視するSRAMセルも存在する。回路性能を維持するためには、高濃度ウェル領域の形成箇所は少ない方が良い。そこで、回路性能を重視するようなSRAMセルに対しては、たとえば、ノード(1),(3),(4),(6)を、ソフトエラーを起こす確率の高い順に順位付けする。そして、順位の高い順に、それぞれ、高濃度ウェル領域12a,12b,13a,13bを形成した場合のSERを算出する。こうして、所望の値以下のSERを実現することが可能な高濃度ウェル領域の、その形成箇所を決定する。

[0026]

上記した構成のSRAMセルの場合、これまでの結果から、ソフトエラーを起こす確率は、ノード (1) およびノード (3) とノード (4) およびノード (6) とはほぼ同じで、ノード (4) よりはノード (1) の方がソフトエラーを起こし易いことが分かった。このような場合には、たとえば図5に示すように、ノード (1) とノード (3) とに対応するドレイン領域32a,32bの、それぞれの直下の少なくとも一部に、n型ウェル領域13よりも高濃度な高濃度ウェル領域13a,13bを形成する。これにより、上述したドレイン領域22a,22b,32a,32bの少なくとも一部に対応する、その直下に、それぞれ高濃度ウェル領域12a,12b,13a,13bを形成するようにした場合(図1参照)に比べ、回路性能の劣化を抑えることができる。

[0027]

上記したように、ソフトエラー耐性が弱い部位に対し、負荷容量を集中的に付加するようにしている。これにより、宇宙線の照射に対するSRAMセルの出力が安定する。また、負荷容量を選択的に付加できるので、チップ面積の増加や回路性能の劣化を必要最低限に抑えることができる。

[0028]

[第2の実施形態]

図6~図9は、この発明の第2の実施形態にしたがった、SRAMのメモリセル(以下、SRAMセル)の基本構成を示すものである。ここでは、トリプルウェル構造によって、ソフトエラーに対する回路の安定性の改善を図るようにした場合について説明する。なお、図6は一部を透過して示す平面図であり、図7は図6のVIIーVII 線に沿う断面図であり、図8は図6のVIIIーVIII線に沿う断面図であり、図9は図6のIXーIX線に沿う断面図である。また、図1と同一部分には同一符号を付し、詳しい説明は割愛する。

[0029]

本実施形態の場合、たとえば図6~図9に示すように、ソフトエラー耐性が弱い部位(領域60)の、p型ウェル領域12および n型ウェル領域13の直下に、n型埋め込み層61が埋め込まれたトリプルウェル構造が形成されている。それ以外の領域では、従来のウェル構造(ツインウェル構造)となっている。n型ウェル領域13および p型ウェル領域12の深さ(セル表面から最深部までの距離)は、それぞれ、上記領域60内が約0. 5μ m、それ以外の領域が約0. 8μ mとなっている。上記 n型埋め込み層61の深さ(セル表面から最深部までの距離)は、約1. 0μ m~1. 2μ mである。

[0030]

5/

本実施形態の場合、上記 n 型埋め込み層 6 1 は、領域 6 0 内にしか存在しない。そのため、 n 型埋め込み層 6 1 とドレイン領域 3 2 a との間の絶縁分離特性や上記 p 型ウェル領域 1 2 の抵抗特性は、上記領域 6 0 内のみ最適化を行えばよく、回路の全領域に対して行う必要はない。その結果、 S E R を効率よく低減することができる。

[0031]

上述した第1の実施形態の場合と同様に、SERの低減よりも回路性能を重視する場合には、n型埋め込み層 6 1の形成個所を減らせばよい。なお、所望の値以下のSERを実現することが可能なn型埋め込み層 6 1の、その形成個所を決定する方法は、第1の実施形態の場合とほとんど同じである。

[0032]

SRAMセルの場合、第1の実施形態でも述べたように、p型ウェル領域12上のドレイン領域22a,22bは、n型ウェル領域13上のドレイン領域32a,32bに比べてソフトエラーを起こす確率が低い。よって、回路性能を重視する場合には、たとえば図10~図13に示すように、上記ドレイン領域32a,32bに対応するn型ウェル領域13の直下(領域60a)にのみ、トリプルウェル構造を実現するためのn型埋め込み層61を形成するようにすればよい。これにより、上述した第1の実施形態の場合と同様に、回路性能の劣化をさらに抑制できる。なお、図10は一部を透過して示す平面図であり、図11は図10のXII—XII線に沿う断面図であり、図12は図10のXII—XII線に沿う断面図である。

[0033]

上記したように、ソフトエラーに最も脆弱であると予想される部位の直下を、トリプルウェル構造とするようにしている。このため、従来のSRAMセルと比べ、宇宙線照射により発生した電流の回路への注入を抑え易くなる。しかも、トリプルウェル構造を選択的に形成できるので、チップ面積の増加や回路性能の劣化を必要最低限に抑えることができる。

[0034]

なお、上述した第1および第2の実施形態は組み合わせることもできる。その場合、たとえば図6~図9に示したように、上記領域60に対しては、各ドレイン領域22a,22b,32a,32bとの接合界面における不純物濃度が $5\times10^{18}/c$ m 3 で、深さが約0.5 μ mの高濃度ウェル領域を形成する。それ以外の領域に対しては、ソース領域23,33との接合界面における不純物濃度が $10^{18}/c$ m 3 で、深さが約0.8 μ mのウェル領域をそれぞれ形成するようにする。これにより、さらなるSERの低減を図ることができる。また、SERの低減よりも回路性能を重視する場合には、ソフトエラーを起こす確率の高い部位(この例の場合、図10 ~ 図13 の領域60 a)に対してのみ、上記高濃度ウェル領域を形成するようにする。この場合、回路性能を維持しつつ、SERの低減を図ることが可能となる。

[0035]

上述した第1および第2の実施形態においては、負荷容量の付加やウェル構造を部分的に変更することで、SERを効率よく低減できるようにしている。実際の製品の製造に際しては、このような変更を施す箇所(ソフトエラーに対して脆弱である部位)が、シミュレーションや実験などによる事前の予備検討により予測される。

[0036]

具体的には、たとえば図14(a),(b)に示すように、素子71を構成する、p型シリコン基板72上のp型ウェル領域73の表面部に形成された n^+ 拡散層領域74や、素子81を構成する、p型シリコン基板82上のn型ウェル領域83の表面部に形成された p^+ 拡散層領域84に、それぞれ宇宙線が入射した場合に発生する電流波形 I seu を計算する。この場合、上記素子71,81は、実際の回路における、n 型MOSトランジスタおよびp型MOSトランジスタの拡散層近傍の構造にそれぞれ近似されている。これらの素子71,81は、プロセスシミュレーションにより再現される。また、p型ウェル領域73およびn型ウェル領域83の形成条件については、素子分離特性やウェル抵抗の許

容範囲内となるように決定される。なお、素子分離特性やウェル抵抗は、シミュレーショ ンや実験によりあらかじめ取得しておく。

[0037]

電流波形ISEUの計算方法について、以下に説明する。はじめに、入射する宇宙線のエ ネルギー,核種,入射角,入射位置を設定する。これらの情報から、宇宙線が基板72, 8 2 を横切る軌跡を計算する。次に、この軌跡に沿って生成される電子・正孔対を計算す る。最後に、発生した電子・正孔対の挙動を、ポアソン方程式と電流連続の式とを用いて 計算する。

[0038]

電流波形 I seu の計算のための具体的手法としては、たとえば、文献" I n t e g r a ted Systems Engineering AG, Zurich, TCAD D ESSIS 8.0 Manual"に記載されている方法などが挙げられる。

[0039]

これまでの検討の結果から、電流波形Iseu は、入射する宇宙線のエネルギー,核種, 入射角、入射位置などの入射条件によって変化することがわかっている。したがって、想 定され得る全ての入射条件について、電流波形Iseuを計算するのが理想的である。しか し、計算量を節約するため、典型的な入射条件での電流波形 I seu についてのみ計算し、 以降の回路シミュレーションでは、この典型的な入射条件での電流波形 I seu を用いるよ うにしてもよい。

[0040]

こうして得られた電流波形 I seu を用いて、回路の出力が変化するかについての回路シ ミュレーションを行う。回路シミュレーション上では、電流波形Iseu を電流源75,8 5として扱う。つまり、回路中のノード (n * 拡散層領域 7 4 および p * 拡散層領域 8 4)に電流源を接続することで、そのノードに宇宙線が入射した状況を近似させる。この回 路シミュレーションは、回路中の全てのノードについて行うのが望ましい。しかし、以下 のようにして、時間を短縮することもできる。たとえば、これまでの検討の結果、電源(Vdd)ともグラウンド(Vss)とも接続されていない、いわゆる電位の固定されてい ないn型MOSトランジスタおよびp型MOSトランジスタの拡散層(ドレイン)におい て、ソフトエラーが起き易いことが判明している。よって、そのノードを優先的にシミュ レーションするようにしてもよい。この後、回路シミュレーションの結果にしたがって、 つまり、出力が変化したノードをソフトエラーの起き易い部位とし、上述した負荷容量の 付加やウェル構造の変更を実施する。

$[0\ 0\ 4\ 1]$

第1および第2の実施形態とも、テクノロジーノードが90nm世代の、セルサイズが 1. $26 \mu \text{ m} \times 0$. $92 \mu \text{ m} \text{ o} \text{ SRAM}$ を例に説明した。特に、テクノロジーノードが 9Onm世代以降のCMOS LSI、とりわけSRAMにおいて有効である。

[0042]

その他、本願発明は、上記(各)実施形態に限定されるものではなく、実施段階ではそ の要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形 態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み 合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要 件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課 題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくと も1つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る

【図面の簡単な説明】

[0043]

【図1】本発明の第1の実施形態にしたがった、SRAMセルの基本構成を示す平面

【図2】図1に示したSRAMセルの不純物プロファイルを示す図。


- 【図3】SRAMセルのソフトエラーを起こし易い部位について説明するために示す図。
- 【図4】SRAMセルのソフトエラーを起こし易い部位について説明するために示す図。
- 【図5】本発明の第1の実施形態にしたがったSRAMセルの、他の構成例を示す平面図。
- 【図6】本発明の第2の実施形態にしたがった、SRAMセルの基本構成を示す平面図。
- 【図7】図6に示したSRAMセルの、VII -VII 線に沿う断面図。
- 【図8】図6に示したSRAMセルの、VIII-VIII線に沿う断面図。
- 【図9】図6に示したSRAMセルの、IX-IX線に沿う断面図。
- 【図10】本発明の第2の実施形態にしたがったSRAMセルの、他の構成例を示す 平面図。
- 【図11】図10に示したSRAMセルの、XI-XI線に沿う断面図。
- 【図12】図10に示したSRAMセルの、XII -XII 線に沿う断面図。
- 【図13】図10に示したSRAMセルの、XIII-XIII線に沿う断面図。
- 【図14】ソフトエラーに対して脆弱な部位を、事前の予備検討により予測するため に用いられる素子の構成図。

【符号の説明】


[0044]


11…p型半導体基板(p-基板)、12…p型ウェル領域(p-well)、12a,12b…高濃度ウェル領域、13…n型ウェル領域(n-well)、13a,13b…高濃度ウェル領域、14…トランジスタ領域、15…素子分離用の絶縁膜、21a,21b…n型MOSトランジスタ、22a,22b…ドレイン領域、23…ソース領域、31a,31b…p型MOSトランジスタ、32a,32b…ドレイン領域、33…ソース領域、41a…ゲート電極(SRAMセルの第1ゲート)、41b…ゲート電極(SRAMセルの第2ゲート)、41c…ゲート電極(SRAMセルの第3ゲート)、51…拡散層(23,33)のプロファイル、52…拡散層(22a,22b,32a,32b)のプロファイル、53…ウェル(12,13)のプロファイル、54…ウェル(12a,12b,13a,13b)のプロファイル、60,60a…領域、61…n型埋め込み層、71…素子、72…p型シリコン基板、73…p型ウェル領域、74…n⁺拡散層領域、75…電流源、81…素子、82…p型シリコン基板、83…n型ウェル領域、84…p⁺拡散層領域、85…電流源、ISEU …電流波形、Vdd…電源、Vss…グラウンド。

【書類名】図面 【図1】





【図2】













【図4】

VoutLの時間変化(初期状態VoutL=1.2V, VoutR=0V)




VoutRの時間変化(初期状態VoutL=1.2V, VoutR=0V)




5/


【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



[図14]







【書類名】要約書

【要約】

【課題】本発明は、CMOS型電界効果トランジスタをメモリセルに利用したSRAMにおいて、回路性能の劣化やチップ面積の増大を必要最低限に抑えつつ、ソフトエラーの発生頻度を低減できるようにすることを最も主要な特徴としている。

【解決手段】たとえば、p型半導体基板11の表面部に設けられた、p型ウェル領域12内にはn型MOSトランジスタ21a,21bが、n型ウェル領域13内にはp型MOSトランジスタ31a,31bが形成されている。そして、上記n型MOSトランジスタ21a,21bのドレイン領域22a,22bの直下のウェル領域12a,12bが、それぞれ、p型ウェル領域12よりも高濃度化され、上記p型MOSトランジスタ31a,31bのドレイン領域32a,32bの少なくとも一部に対応する、その直下のウェル領域13a,13bが、それぞれ、n型ウェル領域13よりも高濃度化されてなる構成となっている。

【選択図】 図1



特願2003-399895

出願人履歴情報

識別番号

[000003078]

2001年 7月 2日

1. 変更年月日 [変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝